IRIGtimeS: IRIG-B从站IP核

IRIGtimeS 在FPGA器件上实现兼容IRIG 200-04的时间同步从站。该IRIG-B从站IP核已被设计为支持所有IRIG-B编码表达式以及  DCLS和AM调制,以提供最大的灵活性。

此IRIG-B从站IP核每秒接收IRIG-B帧,并根据IRIG-B时间码获取时间信息(秒、分钟、小时、天、年、控制功能和二进制连续秒)。该IP实现了64位内部计时器,以便提供时间戳(以秒为单位)和纳秒值。该定时器的值和频率与接收到的IRIG-B时间信息同步。该IP被设计为提供自治操作,需要尽可能少的配置。

IRIGtimeS 支持以下赛灵思FPGA系列:

  • 6系列(Spartan,Virtex)
  • 7系列(Zynq,Spartan,Artix,Kintex,Virtex)
  • Ultrascale(Kintex,Virtex)
  • Ultrascale +(Zynq MPSoC,Kintex,Virtex)
用于Xilinx Vivado工具的网管以太网交换机IP内核

通过利用新的Xilinx Vivado工具,可以轻松地将其集成到你的FPGA设计中,该工具允许在图形用户界面中使用IP内核,并以简便的方式配置IP参数。

IRIGtimeS 主要特点: 

  • 符合IRIG 200-04的时间同步从站
  • 支持DCLS和AM调制
  • 支持所有IRIG-B编码表达式,包括年份信息,控制功能和直线二进制秒
  • 与IRIG-B主站的亚微秒同步
  • 在时间和频率上与IRIG-B主站同步的64位内部定时器
  • 32位时间戳(以秒为单位)和32位时间戳(以纳秒为单位)
  • 定期脉冲输出用于测试
IRIGtimeS IP核框图被表示如下图:

参考设计支持的板:

  • SoC-e SMARTzynq brick(推荐)
  • 对于其他Xilinx/Avnet/SoC-e板,我们可以提供限时IP内核进行评估。

欲了解更多信息,请联系我们:info@hkaco.com

关闭菜单

感到无所适从吗?

请填写下列信息,我们将有专人联系您;