精确时间基础IP核: IEEE1588v2普通和边界时钟

精确时间基础是Xilinx FPGA的IEEE1588-2008 v2兼容时钟同步IP内核。它能够准确地为IEEE 1588报文打上时间戳,并提供兼容的计时器。所有这些过程均由硬件模块执行。

精确时间基础IP包含不同的硬件和软件元素:

  • 硬件时间戳单元(TSU)能够准确地为IEEE 1588事件消息加时间戳,并提供具有亚微秒精度的可调计时器。实际上,精确时间基础提供了两种版本的TSU:PTB TSU和PTBLite TSU。
  • PTB TSU被设计为连接到MAC和PHY之间的介质独立接口([G] MII),解析所有以太网帧并检查哪些是IEEE 1588。
  • PTBLite TSU利用Zynq GMAC中包含的PTP解析器,以使用较少的FPGA资源来提供TSU,但PS GMAC上的IEEE 1588硬连线逻辑施加了一些限制。

两种版本的TSU都可以使用内部可调定时器或从另一个TSU获取其定时器值。因此,多个以太网连接可以共享同一计时器,或者不同的以太网连接可以具有各自的计时器。

  • 软件PTP参考设计。SoC-e提供了Linux内核补丁,该补丁允许使用Linux PTP硬件时钟(PHC)子系统访问TSU。还提供了带有其他功能的开源LinuxPTP软件堆栈的修改版本。由于其模块化设计,移植到其他操作是可行的。

以下Xilinx FPGA系列可以支持精确时间基础:

  • 7系列(Zynq,Spartan,Artix,Kintex,Virtex)
  • Ultrascale(Kintex,Virtex)
  • Ultrascale +(Zynq MPSoC,Kintex,Virtex)

通过利用新的Xilinx Vivado工具,可以轻松地将其集成到你的FPGA设计中,该工具允许在图形用户界面中使用IP内核,并以简便的方式配置IP参数。

精确时间基础IP核的主要功能:

硬件功能:

  • 支持10/100/1000Mbps/AXI-Stream(用于10Gbps/25Gbps)接口
  • 32位秒/32位纳秒计数器
  • 32位亚纳秒频率调整
  • 每秒一脉冲输出
  • 可选频率输出(1 KHz/2 KHz/4 KHz/8 KHz/16 KHz/32 KHz)
  • 最低的FPGA资源利用率
  • 警报生成
  • 事件时间戳记

软件功能:

  • 普通时钟和边界时钟操作
  • 端到端和点对点延迟机制支持
  • 在第2层(以太网)和第3层(IPv4)接口上均支持PTP
  • 它可以与HSR-PRP和网管以太网IP内核结合使用
  • VLAN支持
  • 工业配置文件:默认、电源、电源实用程序IEC 61850-9-3、IEEE 802.1AS
  • 汽车配置文件:IEEE 802.1AS通用PTP(gPTP)配置文件
  • 企业配置文件/5G/电信配置文件:G.8265.1,G.8275.1和G.8275.2

在IEEE 1588系统中获得的最终精度取决于许多因素(本地时钟的频率和质量,数据链中时间戳的位置等)。作为参考,下图显示了商业Grandmaster设备生成的PPS与Zedboard Avnet Devopment Platfrom生成的PPS之间的测量误差,Zedboard Avnet Devopment Platfrom在ARM处理器中运行LinuxPTP软件堆栈,并使用精确时间基础进行硬件辅助时间戳(+/-50 ns)。

参考设计支持的板:

  • SoC-e SMARTzynq brick(推荐)
  • 对于其他Xilinx/Avnet/SoC-e板,我们可以提供限时IP内核进行评估。
关闭菜单

感到无所适从吗?

请填写下列信息,我们将有专人联系您;