SpaceWire IP核

SpaceWire协议是机载航天器上用于高速链路和网络的标准,简化传感器、大容量存储器、处理单元和下行链路遥测子系统之间的互连。它是全双工、双向、串行、点对点数据链路。它在每个方向上使用两个差分对对数据进行编码。总共有八根信号线,每个方向有四根。SpaceWireRDDP可能适用于许多航空航天微电子设备,例如航天器系统、总线系统和嵌入式微控制器。欧洲航天局(ESA)与包括NASA、JAXARKA在内的国际航天机构合作,协调了该航天器通信网络标准的演变。

SpaceWire IP核是VHDL内核,它实现了具有AXI管理接口的完整、可靠和快速的SpaceWire编解码器,为FPGA和可配置的SoC器件进行合成。

该IP核可以在没有“目标地址”的点对点链接中运行到数据包级别。它的设计符合ECSS-E-ST-50-12C。SpaceWire IP支持通用和快速两种实现模式,其中发送器被设计为支持比特率高达5倍系统时钟频率。

以下Xilinx FPGA系列支持SpaceWire IP:

  • 7系列(Zynq,Spartan,Artix,Kintex,Virtex)
  • Ultrascale(Kintex,Virtex)
  • Ultrascale +(Zynq MPSoC,Kintex,Virtex)
  • XQR系列(太空级FPGA):Virtex-5QV

通过利用新的Xilinx Vivado工具,可以将SpaceWire IP无缝集成到您的FPGA设计中,该工具允许在图形用户界面中使用IP内核并以简单的方式配置IP参数。

SpaceWire IP核的主要功能:

数据接口

  • Rx比特率高达系统时钟频率的x4
  • Tx时钟频率在100MHz-625MHz之间
  • 单独的时钟域

FIFO配置

  • Tx FIFO深度完全可配置:从64字节到16384字节
  • RX FIFO深度完全可配置:从64字节到16384字节

接口

  • AXI流(数据)
  • AXI-4 Lite(配置和管理)

性能

  • 高达200Mbps的链接速度

SoC-e的SMARTcia板可支持SpaceWire IP核,专用于空间环境的一个平台,可满足当前法规要求。

有关此IP、许可模式和基于此标准的交钥匙项目的更多信息,请联系我们:info@hkaco.com

关闭菜单

感到无所适从吗?

请填写下列信息,我们将有专人联系您;